"trigger delay (via internal resistance or transistor outputs)" auf Deutsch


trigger delay (via internal resistance or transistor outputs)Ansprechverzögerung (über Innenwiderstand bzw. Transistorausgänge)
Cat 1 - 1 -->


Cat 1 - 2 y Cat 1 - 3 -->